问题来源​ 当时我在设计FPGA简易频率计的时候，当编写完等精度测量的频率计算模块的时候，编译综合并没有出现错误，然后将我之前编写的Seg数码管驱动模块导入到项目里面，单独编译综合也是没有问题。但是，当我设计顶层模块并实例化频率计算模块和Seg驱动模...

参考资料急问！为什么FPGA的<=语句在这种情况下不延迟一拍？ - 知乎 (zhihu.com) 【必看】时序逻辑仿真成组合逻辑？你知道原因吗？ - 知乎 (zhihu.com) 小梅哥爱漂流的个人空间-小梅哥爱漂流个人主页-哔哩哔哩...