参考链接
[1. 简易频率计的设计与验证 — 野火]FPGA Verilog开发实战指南——基于Altera EP4CE10 征途Mini开发板 文档 (embedfire.com)
常用频率测量法
所谓的频率测量，就是单位时间内信号周期变化的次数
常用频率测量法：频率测量法、周期测量法、等精度测量法
频率测量法：在时间T内对被测时钟信号的时钟周期N进行计数，然后求出单位时间内的时钟周期数，即为被测时钟信号的时钟频率
周期测量法：先测量出被测时钟信号的时钟周期T，然后根据频率f=1/T求出被测时钟信号的频率。（测量第一个上升沿和第二个上升沿之间的时间，取出倒数就是被测时钟信号的时钟频率T了）
但是上述两种方法都会产生±1个被测时钟周期的误差，在实际应用中有一定的局限性；而且根据两种方式的测量原理，很容易发现频率测量法适合于测量高频时钟信号，而周期测量法适合于低频时钟信号的测量，但二者都不能兼顾高低频率同样精度的测量要求。
等精度测量法与前两种方式不同，其最大的特点是，测量的实际门控时间不是一个固定值，它与被测时钟信号相关，是被测时钟信号周期的整数倍。在实际门控信号下，同时对标准时钟和被测时钟信号的时钟周期进行计数，再通过公式计算得到被测信号的时钟频率。
由于实际门控信号是被测时钟周期的整数倍，就消除了被测信号产生的±1时钟周期的误差，但是会产生对标准时钟信号±1时钟周期的误差。等精度测量原理示意图如图下图所示。
等精度测量法：
结合等精度测量原理和原理示意图可得：被测时钟信号的时钟频率fx的相对误差与被测时钟信号无关；增大“软件闸门”的有效范围或者提高“标准时钟信号”的时钟频率fs，可以减小误差，提高测量精度。
等精度测量精度的误差=X个时钟周期误差/标准时钟频率（Hz）
了解了等精度测量原理之后，我们来说明一下被测时钟信号的计算方法。
首先我们先分别对实际闸门下被测时钟信号和标准时钟信号的时钟周期进行计数。
实际闸门下被测时钟信号周期数为X，设被测信号时钟周期为Tfx，它的时钟频率fx = 1/Tfx，由此可得等式：X * Tfx = X / fx = Tx(实际闸门)。
实际闸门下标准时钟信号周期数为Y，设被测信号时钟周期为Tfs，它的时钟频率fs = 1/Tfs，由此可得等式：Y * Tfs = Y / fs = Tx(实际闸门)。
其次，将两等式结合得到只包含各自时钟周期计数和时钟频率的等式：X / fx = Y / fs = Tx(实际闸门)，等式变换，得到被测时钟信号时钟频率计算公式：fx = X * fs / Y。
最后，将已知量标准时钟信号时钟频率fs和测量量X、Y带入计算公式，得到被测时钟信号时钟频率fx。